

The background of the slide is a composite image with a blue tint. It includes a close-up of a calculator's buttons in the upper left, a stack of coins on the right, and a line graph with fluctuating data points in the center. The graph's y-axis has numerical labels: 6,000, 6,250, 6,500, and 6,750. The overall theme is financial and technological.

半導體先進封裝設備產業趨勢與台廠投資機會

福邦投顧研究部

2026/09

結論

- **先進封裝產能供不應求，已成AI產業發展瓶頸：**五大晶圓代工廠2026年資本支出年增約61%，上行週期可延伸至2027-2028年，長達2-3年以上，不同於過往僅約1年的循環。台積電 CoWoS 月產能上修尤其顯著，2026年由去年35kwpm倍增至70kwpm；OSAT則於2026-2027年以翻倍速度擴產，主因AI晶片需求強勁。
台灣設備商2027年可望受惠台積電、日月光擴產；展望2030年，隨在地化採購與長期資本支出展望正向，台廠仍有逾1倍成長空間。
- **先進封裝為技術與成本效益的必然趨勢,NVIDIA GPU Roadmap揭示三大發展方向：**先進封裝從技術角度、成本效益層面皆已成為必須發展的方向，從NVIDIA最新GPU Roadmap觀察，未來先進封裝提升晶片效能將呈現三大趨勢：(1)晶片尺寸持續放大；(2)TDP每個世代接近倍增；(3)採用堆疊技術縮短die間互連距離，提升單位電晶體密度。
- **台廠受惠層次分明，2027年解翹曲、解熱設備為主軸，2028年新製程導入設備商產值大幅提升：**2027年隨產能擴張，CoWoS原設備商可望受惠，惟解翹曲、解熱設備商TAM成長更佳，因其原非CoWoS主要設備，隨晶片尺寸與TDP攀升已轉為必需品。2028年隨CoPoS、SoIC逐步導入，台廠設備商kwpm產值可望大幅提升，個別公司則透過站點數增加、附加價值提升，帶動ASP成長10%至100%不等。
- 相關個股：均華(6640)、志聖(2467)、玄騰(7751)、萬潤(6187)、辛耘(3583)、弘塑(3131)、倍利科(7822)、印能(7734)、京鼎(3413)

目錄

- 一 AI帶動資本支出上行，先進封裝設備廠成長可期 4
- 二 先進封裝技術趨勢一、晶片尺寸放大 10
- 三 先進封裝趨勢二、晶片採 SoIC 堆疊提升效能 23
- 四 相關個股整理 27

AI帶動資本支出上行，瓶頸的先進封裝設備廠成長可期


AI需求強勁，五大晶圓代工廠資本支出加速擴張

今年記憶體廠資本支出翻倍、台積電於高基期持續增速：五大晶圓代工廠資本支出年增幅約61%，主要受惠記憶體原廠因整體產業需求強勁，均以接近翻倍的水準積極擴產；而主要邏輯晶圓代工廠台積電，雖年增幅僅約50%，但主因在去年創新高的基期下仍能維持激進擴產步調，顯示產業仍處於上升週期。

基期墊高增速趨緩、但五大廠仍積極擴產，上行週期尾部效應更長：展望2027-2028年，雖然年增幅因基期墊高而逐步趨緩，但全球五大晶圓代工廠仍持續積極擴充產能，顯示本輪資本支出上行週期，相較過往僅約1年的循環，將展現更長的尾部效應，持續期間可望延伸至2-3年甚至更長的週期性。

圖1、全球五大晶圓代工廠2022-2028年資本支出

單位：百萬美元



資本支出強勁，且具長尾效應，半導體設備商將持續受惠

整體半導體設備市場規模與成長幅度同步放大：根據SEMI預估2026年全球半導體製造設備銷售額達1,659億美元，較2025年成長23.2%，創歷史新高；在AI需求驅動下，成長動能可望延續至2028年，達2,295億美元，創連續五年成長新紀錄。隨元件複雜度提升、先進封裝加速導入，以及AI與HBM對效能與可靠度要求提高，成長動能可望延續至2028年，測試設備規模上看208億美元，組裝與封裝設備上看86億美元。

前段五大龍頭設備廠為主要受惠者，2026-28年營收成長CAGR上看50-60%：前段晶圓廠設備占整體設備支出比重約8-9成，其中以ASML、Lam、AMAT、TEL、KLA等前段設備龍頭為主。這些設備廠主要負責曝光、顯影、蝕刻、沉積、清洗等關鍵前段製程，憑藉對材料與製程的深厚know-how，與晶圓廠維持20年以上緊密合作，可望在資本支出加速擴張下享有規模優勢帶動的營收成長。

圖2、SEMI預估半導體設備市場2026-2028年銷售額

單位：億美元





圖3、預估全球五大半導體設備廠2025年市佔率



摩爾定律失效加劇，先進封裝將成為突破算力瓶頸的關鍵

成本增幅遠超效能增益，先進封裝成為更具效益的替代路徑：摩爾定律的微縮效益近年明顯趨緩，3nm晶圓成本約2萬美元，2nm晶圓成本上看3萬美元，成本增幅約達50%，但電晶體密度僅提升不到1.15倍，顯示摩爾定律失效情況較過往更加嚴重。相較之下，先進封裝既可異質整合又可降低成本，成為比製程微縮更具效益的成長路徑。

記憶體牆問題須靠HBM突破，先進封裝為唯一解方：除先進製程投資報酬率下滑外，AI算力成長速度已明顯快於DRAM頻寬與互連傳輸能力，系統瓶頸逐步由「算不夠快」轉向「資料送不夠快」，形成 Memory Wall，而這道瓶頸並非邏輯製程微縮能解決。唯透過先進封裝將HBM以更短的垂直互連距離、更高密度整合至運算核心周邊，才能有效提升記憶體頻寬、突破記憶體牆限制，這是先進封裝在晶片效能提升上，角色不同於過去的核心原因。

圖4、摩爾定律失效，電晶體數量無法隨著製程微縮翻倍




圖5、記憶體牆成為晶片算力最大瓶頸



半導體後段先進封裝廠近年將以翻倍速度擴增產能

後段先進封裝需求緊俏程度更甚先進製程：不僅前段製程在擴產上積極，台積電的後段先進封裝更以倍增的成長幅度，今年產能仍持續大幅上修，隨AI晶片全面朝先進封裝發展，除GPU、ASIC外，CPU亦開始導入先進封裝，需求端則受惠Agentic AI帶動任務調度需求大幅增加，CPU與GPU搭配比例由8:1提升至1:1，進一步推升CPU先進封裝需求；同時，ASIC晶片亦隨終端推論需求持續強勁，帶動CSP加速建置與放量。

台積電、OSAT整體CoWoS月產能今、明兩年均大幅上修：台積電CoWoS投片量預估將由2026年初的100kwpm上修至140kwpm，OSAT則由15kwpm上修至30kwpm；展望2027年，台積電投片量預估將由年初預估的150kwpm進一步上修至205kwpm，OSAT則已規劃擴產至70kwpm，OSAT則持續受惠台積電外包oS產能，隨類CoWoS產能良率逐步到位並通過客戶驗證，在需求強勁下轉為更積極擴產。

圖6、預估2026-2027年TSMC CoWoS月產能

單位：kwpm





圖7、預估2026-2027年OSAT 類CoWoS月產能

單位：kwpm



資本支出上行+在地化滲透率倍增，台灣封裝設備廠業績成長可期

台廠設備商將受惠在地化政策，滲透率具倍數成長空間：根據台積電於2030年設定的在地化採購目標，原物料、零配件、後段設備的在地採購比率分別為50%、68%、38%。以後段設備而言，現階段本土設備商占台積電後段封裝資本支出比重約僅16-18%，對照2030年38%的目標，長期滲透率仍有逾1倍。台廠除可受惠台積電擴產本身外，更有望受惠於在地化政策持續深化。

台積電資本支出長期上行趨勢確立，台廠設備商TAM有望成長逾一倍以上：AI需求持續強勁且產能上無法滿足客戶需求，將加速建廠、同時未來三年合計CAPEX將顯著高於過去三年。若進一步假設台積電2027-2030年間累計資本支出達3,000-4,000億美元規模，反推隱含CAGR約14.3%。在滲透率提升與資本支出總量成長雙重動能疊加下，將仍有倍增以上的成長空間。

圖8、台積電2030年後段設備本土化目標





圖9、台積電未來三年資本支出將長期維持高檔



先進封裝技術趨勢一、晶片尺寸放大

NV Roadmap顯示晶片尺寸及效能持續提升，CoWoS需求因應而生

NV引領晶片尺寸放大趨勢，TDP也呈現世代倍增：作為業界最早採用新硬體技術的晶片設計廠商，NV的技術路徑往往領先ASIC廠商1-2個世代。透過NV Roadmap觀察，未來晶片將持續整合更多Compute、I/O die與HBM，使單顆封裝體的整體尺寸持續放大，以換取更高算力與效能表現。伴隨晶片尺寸放大，TDP呈現顯著跳升，每一世代接近倍增，解熱方案勢必由伺服器端逐步內移至晶片層級。

空間與互聯限制下，3D垂直堆疊搭配混合鍵合成最適解方：隨著單顆晶片須搭載更多HBM，同時整合SRAM與Compute die以追求算力最佳化，平面整合方式已面臨空間瓶頸，垂直堆疊遂成為突破限制的最適路徑，並可藉由混合鍵合技術，將die與die間的互聯效率提升至最佳水準。

表1、Nvidia GPU roadmap

	2022	2023	2024	2025	2026	2027	2028
	Hopper		Blackwell		Rubin		Feynman
Accelerator	H100 (SXM)	H200	B200/GB200	B300/GB300	Rubin NVL8	Rubin ultra	Feynman
TDP	700	700	700/1, 200	1, 100/1, 400	1, 800	>2, 300	>4, 000
Logic die	1x Reticle sized GPU		2x Reticle sized GPU		2x Reticle sized GPU 2x I/O chip		4x Reticle sized GPU 2x I/O chip
Reticle size	3.3x		3.3x		5.5x		>9.5x
Packaging	CoWoS-S		CoWoS-L		CoWoS-L		CoWoS-L +SoIC
Substrate size	80x80mm		80x80mm		100x100mm		120x150mm

台積電 CoWoS 中介層技術比較

CoWoS-L兼具成本與量產優勢，成台積電擴產主流：為因應3.3x以上reticle size的量產需求，台積電後續擴產均以CoWoS-L製程為主。相較全矽中介層，CoWoS-L成本更低，同時可做到比CoWoS-R更細L/S，搭配有機材料更高的機械強度，更適合現行dual die、且搭載更多I/O pitch的HBM4等元件的大面積晶片應用。

表2、CoWoS-S/R/L 技術差異分析

	CoWoS-S	CoWoS-R	CoWoS-L
中介層	矽	有機材料製作重佈線層	有機材料製作重佈線層 + 嵌入矽橋(LSI)連接die
成本	高	低	中
成熟度	高	中	低
信號完整性	中	低	高
光罩尺寸	3.3x	3.3x	>3.3x
優勢	技術最成熟，線路可以做到最細，訊號傳輸最穩定。	RDL線路密度較低，訊號傳輸延遲略高於S，但有機材料中介層有更好的機械強度。	Die to Die之間通過矽橋連結，其餘地方則用有機材料做成中介層，綜合S傳輸性能好+R成本低、機械性佳的特徵。
劣勢	受限於光罩尺寸，最大僅能到858mm ² ，同時材質脆且貴。	傳輸效率差	製造過程容易因材料CTE差異而在RDL層數增加、面積放大下發生翹曲問題。
示意圖			

台積電持續推出更大封裝平台，將採面板級封裝因應尺寸放大趨勢

面積使用效率下滑，推動CoPoS成為下一步解方：隨著晶片尺寸持續放大，傳統圓形晶圓的面積使用效率開始下滑，為推展CoPoS的關鍵原因。以NVIDIA最新晶片5.5x reticle size計算，每片300mm晶圓約可切出7塊中介層，若轉換為方形面板則可提升至約16塊，使用面積比重可由45%大幅提升至81%，進而有效降低單位成本，為客戶同時達成降本與效能提升的目標。

圖10、台積電2030年封裝尺寸將再成長1x以上






圖11、Panel 可以增加面積效率、降低成本



300 mm Wafer
7 x Interposer
Area efficiency ~45%



300 x 300 mm² Panel
16 x Interposer
Area efficiency ~81%

台積電CoPoS圓轉方的兩大技術難點：均勻度、Carrier結構轉換

圓轉方使塗佈均勻度控制困難：圓形基板由中心到邊緣的距離等長，在Coating製程時可運用離心力，使材料均勻的塗布在Wafer上；方形基板則因四個角落與邊緣的距離不一致，均勻度控制難度大幅提升。Coating若無法均勻，亦將連帶加劇後續清洗、烘烤製程中受熱均勻度的控制難度，形成連鎖性的良率挑戰。

TBDB結構轉為方形，考驗晶圓減薄與重佈線的成敗：TBDB設備扮演承上啟下的物理支撐角色，先進封裝製程高度仰賴晶圓減薄與重佈線兩道工序，若無TBDB設備提供完美支撐，超薄基板在製程中將面臨結構性crack的災難性風險。在此環節，台廠辛耘已切入release layer塗佈與清洗設備，卡位方形基板轉換過程中的關鍵站點。

圖12、Panel 易造成邊角堆積





圖13、TBDB、release layer 示意圖



台積電CoPoS相對Intel的EMIB-T封裝平台仍是最佳解

CoPoS量產時程對應Feynman，封裝形式以Carrier為主流方向：根據台積電說法，CoPoS量產時程預計落在2H28，與最大尺寸晶片Feynman的量產時程相對應，因此推論Feynman可能為首度採用CoPoS的晶片。封裝形式目前仍有諸多討論，但最有機會量產的形式是作為RDL載體的Carrier改成310*310mm的Panel。

EMIB-T良率仍待成熟，CoPoS仍為效能表現最佳的封裝平台：EMIB雖號稱良率達90%，惟該數字並未涵蓋載板，目前已知載板良率仍低於50%，尚未達到可量產水準。相較之下，CoPoS仍是封裝效能表現更佳的平台，其interposer可實現更密的佈線密度、容納更多電容設計，因此在需要高功率、高I/O的高階晶片應用中。EMIB則因少掉中介層降低封裝成本，部分CSP已經轉向開始將自家次要產品逐漸轉移至該平台。

圖14、台積電CoPoS、Intel EMIB封裝平台






表3、CoPoS、EMIB封裝平台比較

	Intel EMIB-T	TSMC CoPoS
封裝架構	晶粒直接貼基板，局部矽橋接，無中介層。	先貼大型中介層／面板再整合 (RDL Interposer + LSI)
效能表現	矽橋內建TSV，實現垂直供電，晶粒連接性強，供電表現顯著提升。	細線寬線距(2/2)中介層，互連密度更高，訊號完整性更佳。且中介層空間大，可放置多顆電容，穩壓供電強。
良率狀況	EMIB-T在die attach階段良率90%，但載板良率僅50%。	5.5x CoWoS-L 整體封裝量產良率 >98%，部分達99%。
成本控制	ASP：US\$6,000-8,000	ASP：US\$15,000


台廠在CoWoS的烘烤、清洗、點膠、分選及AOI等站點較有新獲





台廠在CoPoS的RDL段中新增烤箱站點、AOI



台廠在CoP段整合過往oS項目，新增點膠、烤箱、AOI、TBDB站點



台廠在oS段透過Combo機整合、加壓烤箱抗翹曲



晶片尺寸持續放大，台廠烤箱抗翹曲方案價值浮現

翹曲問題成因複雜，五大因素呈非線性惡化：翹曲問題主要來自不同封裝材料的CTE存在差異，導致加熱過程中材料之間產生應力差，進而造成材料彎曲。此問題會隨著(1)Panel面積增加、(2)材料種類增加、(3)材料CTE差距擴大、(4)厚度減薄、(5)RDL層數增加等因素呈非線性提升。翹曲問題若未有效解決，將導致銅線、開孔位置偏差，或使Pad間黏接處斷裂，增加晶片失效風險，進而影響良率與性能表現。

加熱過程無所不在，志聖、印能各有布局：先進封裝製程中，舉凡Molding、固化、退火、回焊、Underfill等站點皆須經歷加熱過程，翹曲問題便是在這些加熱過程中逐步產生。台灣設備商中，志聖、印能均有抗翹曲烤箱解決方案，惟對應站點有所不同。志聖的烤箱主要應用於Molding、固化、退火等加熱站點；印能則主要聚焦於Underfill段的加熱、退火過程。

圖15、翹曲成形、解翹曲方案示意圖




表4、志聖、印能烤箱比較表

	志聖	印能
產品	解翹曲烤箱	WSAS
製程站點	Molding、固化、退火	Underfill de-void
處理方式	直接熱加壓	1) 接觸式、2) 非接觸式。 接觸式是用氣囊，在晶片下壓烘烤中，氣囊會頂著晶片。 非接觸式，下面會有陶瓷吸盤，透過施壓把翹曲頂住。

晶片持續增加功耗讓散熱解方往封裝內移，台廠掌握核心供應地位

熱阻抗成效能瓶頸，散熱方案由伺服器端逐步內移至晶片層級：熱阻抗是影響晶片使用過程中效能能否發揮至最大化的關鍵要素，因此晶片設計商逐步將散熱方案從伺服器端、板端，一路推進至晶片內部，以應對單顆晶片已超過1500W的極高功耗，使晶片效能得以持續提升。目前主要ASIC、GPU在今、明兩年推出的新世代產品中，功耗幾乎皆已突破1500W以上，普遍採用TIM+Lid+Stiffener等1-2片式的散熱解法。

竑騰貼合表面處理優於萬潤，可望在後續世代取得更高市占：台廠中負責TIM+Lid+Stiffener等貼合設備的供應商，主要為萬潤與竑騰，其中萬潤主要負責貼合製程。除石墨烯材質的TIM貼合以萬潤佔比較高外，其餘如Lid、Stiffener、銅片材質的貼合，則以竑騰佔比更高，主因其貼合表面處理能力優於競爭對手，可使貼合表面處理得更為平整，讓銅片能更完整貼附於晶片上，進而使解熱效率優於萬潤。

圖16、NV最新散熱封裝方案removable lid




表5、各大晶片散熱方案統整

Chip	TDP	散熱設計
Rubin	1,800	Ring+TIM1
Rubin ultra	2,600	Removable lid+Stiffener+TIM1
MI455	2,300	TIM1+2 +stiffener+lid
TPU v8	> 1,000	Stiffener+TIM1.5
TPU v9	> 2,000	Stiffener+lid+TIM1+2(VlnGr)
Tranium 3	700	Stiffener+TIM1.5
Tranium 4	>1,500	Stiffener+lid+TIM1+2(VlnGr)
Spectrum	-	Stiffener+ OE ring
Quantum 5	-	Stiffener+ OE ring
Vera	450	ring + 散熱膏
Venice	600	ring + 散熱膏

CoPoS量價齊揚，台廠後段封裝設備商全鏈受惠

ASP反映成本與功能增量，漲幅因公司而異：CoPoS轉換帶動ASP反映10-20%成本上漲，疊加功能增加後漲幅可達50-100%。均華、萬潤偏向反映成本；弘塑、辛耘隨基板轉方形、清洗難度提升，帶動設備升級；志聖藉複合功能烤箱提升附加價值；倍利科則憑翹曲處理能力創造價值。

站點數量同步增加：志聖在CoP、OSAT oS段站點數量增加達1倍，並整合更多Combo機；萬潤持續送樣台積電CoP段，滲透率有望提升；倍利科則憑X-Ray透視檢測優勢，應用範圍可望從Carrier延伸至更多複雜疊構站點。

表6、台廠CoPoS價值鏈

	CoWoS 製程站點	CoPoS 新增製程站點	kwpm 產值	說明
弘塑	UBM、清洗	-	2.1~2.8x	方形基板塗佈較困難，清洗等後續製程將隨將細度、清洗難度增加，顯著增加產值。
辛耘	清洗	Release coating、lamination	2.5~3x	方形基板塗佈較困難，清洗等後續製程將隨將細度、清洗難度增加，顯著增加產值。
志聖	CoW：drying、molding cure oS：LTHC/Heat sink baking	CoP：pre-cure、PI cure OSAT oS：de-void、BSM curing、Annealing	2~3x	CoP、OSAT oS段站點數量大幅提升1x，且隨著Combo機大幅增加出貨台數。同時在未來晶片尺寸持續放大下，烤箱均需要加上翹曲控制，有望增加其產值。
均華	Sorting	Bonding（驗證中）	20%-2x	晶片封裝尺寸及 reticle size 持續放大，加上 SoC 產品種類日益增加、分 Bin 複雜度提升，使Sorting所需時間拉長。 Bonder仍在驗證 CoW、COUPE機台積電平台。
印能	Underfill curing	Clean flux、De-Warpage	5-10x	主要產品RTS可節省助焊劑清洗、烘烤、電漿清洗三個站點，大幅縮短製程時間、佔廠務空間。 WSAS可於烤箱加熱過程抑制翹曲問題。
萬潤	oS：Underfill、heat sink attach	CoP：Underfill	1.5-2x	於CoP製程中增加Underfill。
玄騰	Heat sink attach	-	>3x	-
倍利科	CoW：wafer進料+鐵框	CoP：carrier清洗前、翹曲檢查	2-3x	相較CoWoS增加1x以上站點。


先進封裝趨勢二、晶片採 SoIC 堆疊提升效能

SoIC為單位密度提升電晶體數量的最佳解

SoIC透過大幅提升晶粒間互連密度，突破傳統封裝的傳輸瓶頸：根據AMD資料顯示，運用SoIC D2D連接可提供15倍互連密度、3倍能源效率，透過縮短晶粒間傳輸距離、增加訊號通道，大幅降低資料傳輸延遲與功耗。隨AI晶片對die、Cache、Memory間高速資料交換需求提升，SoIC將成為提升晶片整體效能的重要技術。

先進製程微縮效益降低，SoIC透過3D堆疊可更具成本效益地提升電晶體密度：因單純依賴製程微縮提升電晶體密度的成本效益縮小；相較之下SoIC可透過垂直堆疊晶粒，增加單位封裝面積可整合的電晶體數量，並隨堆疊層數增加進一步提升電晶體密度，成為延續晶片算力成長更具成本效益的路徑。

圖17、SoIC 主要應用於 Die to Die 互聯



SoIC疊構將使晶片效能大幅提升，可望成2.5D平台主流搭配方案


SoIC大幅提升晶片效能，客戶群持續擴大採用：SoIC技術可將同質、異質晶片進行整合並堆疊，透過疊構縮短die之間的距離，增加傳輸速度，同時提升單位電晶體密度。目前主要採用客戶包括Apple M5/M6、AMD MI350/400/450，均透過SoIC製程以D2W方式進行整合。

CPO良率仍待突破，NVIDIA導入可望帶動SoIC產能大幅成長：2027年SoIC產能仍受CPO良率影響，預估月產能約落在40kwpm。2028年隨NV新產品推出將大量於NVLink 8、Spectrum逐步導入CPO架構，加上Feynman的D2D整合需求，以及未來ASIC、LPU有望採用SRAM堆疊，SoIC應用範圍可望持續擴大；隨主要客戶NVIDIA開始採用，產能有望迎來大幅成長。

圖18、2026-2028年 SoIC 主要採用客戶

Chip	推出時程	晶片堆疊設計
Nvidia Feynman	2H28	Compute die stacked , 3.5D package
AMD MI350	2H25	Compute die stacked on I/O die
AMD MI400/450	2H26	Compute die stacked on 2 reticle-sized base dies that contain SRAM, HBM controllers
AMD MI500	2H27	-
TPU v10ax	2H28	SRAM off chip (?)

圖19、預估 SoIC 2026-2028年 kwpm



打入類前段組裝工藝製程，台廠設備商站點含金量升級

對準壓合、表面平整為兩大關鍵：SoIC製程依序為KGD分選→表面磨平→表面洗乾淨→表面活化→對準→鍵合→退火→後續整合。其中最關鍵的難點在於對準與壓平，對準壓合主要供應商為歐洲設備大廠 BESI；而台廠則主要切入另一重要製程清洗。

台廠跨入類前段製程站點，技術能力大幅提升：SoIC製程在整體封裝技術中最接近前段晶圓廠的精細度與潔淨度要求，這也是打入此製程更重要的意涵所在，隨SoIC需求擴大，有機會逐步跨入晶圓前段更多製程站點，提升自身在供應鏈中的技術含金量與滲透深度。

圖20、SoIC示意圖及主要採用客戶




表7、SoIC示意圖及主要採用客戶

	SoIC製程站點	kwpm 產值	說明
弘塑	清洗	1.5-2x	潔淨度由CoWoS的class 100提升到class 10。晶圓清洗能確保 Cu-Cu 鍵合時沒有任何雜質。
辛耘	清洗 + release layer	1.5-2x	潔淨度由CoWoS的class 100提升到class 10。解離層塗佈設備，扮演Top die保護者。
志聖	Annealing	0.3-0.5x	Bonding後的烘烤／Pre-anneal 站點，目前為一個主要製程站點。
均華	Sorting	1.2-1.5x	SoIC製程前亦須先進行晶粒挑選，精細度提高。
倍利科	AOI	1.2-1.5x	透視晶片內部，檢查多層堆疊是否黏合完整、材料溢出或微小空洞，確切拿掉2站點。

相關個股

相關個股

Ticker	公司	2026F EPS	2026F YoY	2027F EPS	2027F YoY	合理 PER 區間
3131	弘塑*	65.2	+44.9%	100.5	+54.1%	20-40x
3583	辛耘*	20.1	+45.7%	29.1	+44.8%	20-35x
2467	志聖*	16.4	+198.2%	22.9	+39.6%	20-40x
6640	均華	31.4	+145.3%	46.1	+46.8%	30-40x
7734	印能*	66.3	+97.9%	98.9	+49.2%	20-50x
7751	玄騰*	40.7	+98.5%	90.1	+121.4%	25-50x
6187	萬潤*	30.1	+94.2%	43.5	+44.5%	30-50x
7822	倍利科*	23.9	+70.7%	40.2	+68.2%	20-40x
3413	京鼎*	22.7	+44.9%	28.2	+54.1%	6-18x

* Bloomberg Consensus

謝謝指教
Q&A

【揭露事項與免責聲明】

本報告僅提供相關部門的內部教育訓練及相關人員之參考資料，並非針對特定客戶所作的投資建議，且在本報告撰寫過程中，並未考量讀者個別的財務狀況與需求，故本報告所提供的資訊無法適用於所有讀者。本報告係根據本公司所取得的資訊加以彙集及研究分析，本公司並不保證各項資訊之完整性及正確性。本報告中所提出之意見係為本報告出版當時的意見，邇後相關資訊或意見若有變更，本公司將不會另行通知。本公司亦無義務持續更新本報告之內容或追蹤研究本報告所涵蓋之主題。本報告中提及的標的價格、價值及收益隨時可能因各種本公司無法控制之政治、經濟、市場等因素而產生變化。本報告中之各項預測，均係基於對目前所得資訊作合理假設下所完成，所以並不必然實現。本報告不得視為買賣有價證券或其他金融商品的要約或要約之引誘。

可能個別基於特定目的且針對特定人士出具研究報告、提供口頭或書面的市場看法或投資建議（下稱“提供資訊”），鑑於提供資訊之單位、時間、對象及目的不同，本報告與本集團其他單位所提供資訊可能有不一致或相牴觸之情事；本集團各單位對於本報告所涵蓋之標的可能有投資或其他業務往來關係，各單位元從事交易之方向亦可能與本報告不一致，讀者應審慎評估自身投資風險，自行決定投資方針，不應以前述不一致或相牴觸為由，主張本公司或本集團其他成員有侵害讀者權益之情事。